ASICベンダ（半導体製造業者）がASIC発注者から技術情報（ネットリスト）をもらったとき、エラーがないかを論理シミュレーターでチェックし、問題がなければ受け入れを通過します。この行為を、承認の意味で「サインオフ」と通称しています。サインオフを経てASICベンダは、チップの製造作業に進みます。以前、サインオフは主にネットリストよって行われたものの、近年ではRTL（レジスタ転送レベル）によるサインオフも検討されています。
サインオフとは
Warning: Undefined array key "show_ad1_introduce" in /home/oinsight/by-intersect.jp/public_html/r31.by-intersect.jp/wp-content/themes/child_gensen_tcd050/single-introduce.php on line 111
Warning: Undefined array key "show_author_introduce" in /home/oinsight/by-intersect.jp/public_html/r31.by-intersect.jp/wp-content/themes/child_gensen_tcd050/single-introduce.php on line 171
- ASIC, RTL, チップ製作, ネットリスト, 論理シミュレーション
Warning: Undefined array key "show_author_introduce" in /home/oinsight/by-intersect.jp/public_html/r31.by-intersect.jp/wp-content/themes/child_gensen_tcd050/single-introduce.php on line 173
Warning: Undefined array key "show_ad2_introduce" in /home/oinsight/by-intersect.jp/public_html/r31.by-intersect.jp/wp-content/themes/child_gensen_tcd050/single-introduce.php on line 212
