LVSとは

IC設計の完全性を追求するためのレイアウト対スケマティック検証。これは回路とマスクの設計工程をチェックするためのツールを示し、提案された入力回路図とマスクレイアウトの照合を信号名などを使用して検証します。その目的は、マスク設計プロセスの完成度を高めることです。’

関連記事

  1. 会計トライアングル体制とは

  2. OCSFとは

  3. SystemBCとは

  4. 上ノロとは

  5. RIMMとは

  6. ボイラー用鋼板とは

  7. 大陸式決算法とは

  8. VEXとは

  9. ペルソナ とは

人気記事
No column posts found for the specified category.
事例記事