IC設計のステップにおける静的タイミング分析について。外部から来るテストパターンは不要で、予測可能な全信号経路の遅延時間を合計して、最大遅延時間を持つ経路（クリティカルパス）や最小遅延時間を持つ経路などを調査可能。その結果は、タイミング要件が満足されているかアセスメントするための設計確認に利用される。’
IC設計のステップにおける静的タイミング分析について。外部から来るテストパターンは不要で、予測可能な全信号経路の遅延時間を合計して、最大遅延時間を持つ経路（クリティカルパス）や最小遅延時間を持つ経路などを調査可能。その結果は、タイミング要件が満足されているかアセスメントするための設計確認に利用される。’
