ネットリストで記載された各セルは、デバイスの種類やデザインルールといったプロセス技術に縛られ、設計の自由度に不足があると言えます。しかしながら、配置配線を最適化することによって、チップの面積を抑えることが可能です。また、既存の設計資源(半導体IP)の大部分は、このハードマクロを基本としています。’
ハードマクロとは
Warning: Undefined array key "show_ad1_introduce" in /home/oinsight/by-intersect.jp/public_html/r31.by-intersect.jp/wp-content/themes/child_gensen_tcd050/single-introduce.php on line 111
Warning: Undefined array key "show_author_introduce" in /home/oinsight/by-intersect.jp/public_html/r31.by-intersect.jp/wp-content/themes/child_gensen_tcd050/single-introduce.php on line 171
- チップ面積最適化, デザインルール, ハードマクロ, プロセス技術, 半導体
Warning: Undefined array key "show_author_introduce" in /home/oinsight/by-intersect.jp/public_html/r31.by-intersect.jp/wp-content/themes/child_gensen_tcd050/single-introduce.php on line 173
Warning: Undefined array key "show_ad2_introduce" in /home/oinsight/by-intersect.jp/public_html/r31.by-intersect.jp/wp-content/themes/child_gensen_tcd050/single-introduce.php on line 212



